“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.”




Скачать 213.48 Kb.
Название“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.”
Дата10.02.2013
Размер213.48 Kb.
ТипДокументы
Тема реферата : “САПР WEB PACK ISE. Этапы и технология проектирования устройств на базе ПЛИС. Примеры проектирования логического проекта.”


Студента группы ИУ4-102

Журавлевой Е.А.


Аннотация

Данный доклад знакомит с САПР WEB PACK ISE. Этапами проектирования устройств на базе ПЛИС.


Оглавление

1. Введение……………………………………………………………………………...4

2. Современные плис фирмы XILINX: серия VIRTEX…………………….……...…5

3. Краткая классификация современных микросхем фирмы XILINX……….……..8

4. Особенности проектирования цифровых устройств на базе ПЛИС ……...…….9

5. WebPack ISE ……………………………………………….……………………......11

6. Основные характеристики пакета WebPack ISE ….……..……………………….12

7. Установка пакета WebPack ISE …………………………….……………….……..14

8. Ползовательский интерфейс пакета WebPack ISE …………...…………….…….15

9. Этапы проектирования цифровых устройств на базе ПЛИС Xilinx..………......17

10. Краткая методика работы с проектом в среде пакета WebPACK ISE ………….19

11.Заключение…………………………………………………………………………...23

12.Список литературы…………………………………………………………………..24


  1. Введение

Программируемые логические интегральные схемы (ПЛИС) представляют собой одно из самых интересных и быстроразвивающихся направлений современной цифровой микроэлектроники. За последнее десятилетие наблюдался бурный рост рынка этих устройств и существенное улучшение их характеристик. Прогнозы в этой области на ближайшее время представляются самыми оптимистичными.

С появлением ПЛИС проектирование цифровых микросхем перестало быть уделом исключительно крупных предприятий с объёмами выпуска в десятки и сотни тысяч кристаллов. Проектирование и выпуск небольшой партии уникальных цифровых устройств стал возможен в условиях проектно-конструкторских подразделений промышленных предприятий, в исследовательских и учебных лабораториях и даже в условиях домашних радиолюбительских рабочих мест. Промышленно выпускаемые "заготовки" программируемых микросхем с электрическим программированием и автоматизированным процессом перевода схемы пользователя в последовательность импульсов программирования делают проектирование новых цифровых устройств сравнимым с разработкой программного обеспечения.



  1. СОВРЕМЕННЫЕ ПЛИС ФИРМЫ XILINX: СЕРИЯ VIRTEX

В 2004 году американская фирма Xilinx отмечает 20-летний юбилей. Уже на раннем этапе своего существования, в 1984 году, компания предложила новый тип логических микросхем - перепрограммируемые пользователем базовые матричные кристаллы (Field Programmable Gate Array, или FPGA). Микросхемы предоставили разработчику электронных устройств преимущества стандартных базовых матричных кристаллов и позволили при этом проектировать, конфигурировать, отлаживать, исправлять ошибки, а также реконфигурировать микросхему непосредственно на рабочем месте. В результате улучшилась гибкость устройства и значительно сократилось время его выхода на рынок готовой продукции. Каковы же достижения компании Xilinx на сегодняшний день?

Сегодня компания Xilinx выпускает несколько серий ПЛИС. Они подразделяются на FPGA - перепрограммируемые пользователем базовые матричные кристаллы - и CPLD (Complex Programmable Logic Devices) - сложные программируемые логические устройства. В каждой серии - от одного до нескольких семейств, содержащих, в свою очередь, микросхемы, различающиеся емкостью, быстродействием, типом корпусов (см. рисунок). Основные особенности ПЛИС фирмы Xilinx (по состоянию на начало 2004 года):

• значительный объем ресурсов: более 10 млн. системных вентилей на кристалл;

• высокая производительность: системные частоты свыше 400 МГц;

• перспективная технология изготовления: топологические нормы до 90 нм, девятислойная металлизация, в том числе медью;

• высокая гибкость архитектуры с множеством системных особенностей: внутренними распределенными и блочными ОЗУ, логикой ускоренного переноса, внутренними буферами с третьим состоянием и т. п.;

• возможность инициализации и верификации через JTAG;

• возможность программирования непосредственно в системе;

• широкая номенклатура: от недорогих и относительно простых микросхем для реализации крупносерийных логических проектов до очень сложных для проектов создания средств высокоскоростной цифровой обработки сигналов, моделирования и макетирования новых типов процессоров, вычислительных устройств и т. п.;

• короткий цикл проектирования и малое время компиляции;

• недорогие средства проектирования (в том числе и бесплатные).

Компания Xilinx выпускает ПЛИС на основе трех типов памяти:

• СОЗУ (FPGA-типа). При этом конфигурация схемы хранится во внутреннем, "теневом", ОЗУ, а инициализация осуществляется из внешнего массива памяти. Конфигурационная последовательность (bitstream) может быть загружена в FPGA непосредственно в системе и перегружена неограниченное число раз. Инициализация ПЛИС производится автоматически из внешнего загрузочного ПЗУ при подаче напряжения питания или принудительно по специальному сигналу. Процесс инициализации занимает 20-200 мс, в течение которых выводы ПЛИС находятся в высокоомном состоянии (подтянуты к логической единице). К ПЛИС этого типа относятся микросхемы серий Virtex, Spartan;

• флэш-памяти. Конфигурация хранится во внутренней энергонезависимой флэш-памяти и в любой момент может быть перезаписана непосредственно из ПК через JTAG-порт, что исключает необходимость применения программатора. Через JTAG обеспечивается и внутреннее тестирование схемы. По этой технологии выполнены CPLD семейства XC9500;

• ЭСРПЗУ. В таких ПЛИС конфигурация хранится во внутреннем энергонезависимом ЭСРПЗУ, и в любой момент ее можно перезаписать непосредственно из ПК. По этой технологии выполнены CPLD семейства CoolRunner.

На этапе отладки конфигурация может загружаться с компьютера с помощью кабелей трех видов: MultiPRO Desktop Tool, Parallel Cable IV и MultiLinx Cable. Все кабели поддерживают программирование микросхем CPLD no JTAG-порту. При выборе кабеля необходимо учитывать их свойства, приводимые ниже:

MultiPRO Desktop Tool подключается к параллельному порту ПК, поддерживает внутрисистемное программирование/конфигурирование всех ПЛИС Xilinx, а также автономное программирование ПЛИС семейства CoolRunner-ll и ППЗУ серий XC18V00 и PlatformFlash. При этом наличие в одном комплекте как самого программатора, так и загрузочного кабеля позволило снизить стоимость комплекта средств для отладки и программирования;

Parallel Cable IV подключается к параллельному порту ПК, поддерживает загрузку FPGA и программирование CPLD, а также обратное считывание конфигурации через JTAG-порт. Напряжение питания подается от внешнего 5-В источника. В поставку кабеля включен переходник, предназначенный для подачи напряжения питания на кабель от PS/2 порта компьютера;

MultiLinx Cable подключается к порту RS-232 ПК или рабочей станции, а также к USB-порту ПК. Напряжение питания (5; 3,3; 2,5 В) подается с платы.




Рис.1. ПЛИС компании Xilinx

Xilinx предлагает полный набор программного обеспечения, позволяющего реализовать проект на базе выпускаемых ПЛИС. Программное обеспечение включает в себя схемотехнический и текстовый ввод, VHDL/Verilog синтез, функциональное моделирование, трассировщик кристаллов, моделирование после трассировки и многое другое. Кроме того, фирма Xilinx разрабатывает специализированные модули, так называемые логические ядра, которые могут быть использованы как библиотечные элементы при проектировании устройств на базе ПЛИС.



  1. КРАТКАЯ КЛАССИФИКАЦИЯ СОВРЕМЕННЫХ МИКРОСХЕМ ФИРМЫ XILINX

На сегодняшний день наиболее перспективны следующие ПЛИС фирмы Xilinx:

• FPGA серии Virtex;

• FPGA серии Spartan, за исключением микросхем семейств Spartan (напряжение питания 5 В) и Spartan-XL (3,3 В);

• CPLD серии XC9500;

• CPLD серии CoolRunner-ll.

Применение в новых разработках других выпускаемых сейчас серий ПЛИС фирмы Xilinx не рекомендуется.



  1. Особенности проектирования цифровых устройств на базе ПЛИС


Процесс проектирования и изготовления цифровых устройств традиционным способом, т.е. на основе стандартных интегральных схем комбинационного и последовательностного типов малой и средней степени интеграции, является узкоспециализированным. Это означает, что специалисты, участвующие в процессе создания устройств цифровой техники, выполняют определенные индивидуальные функции в этом процессе. Сам процесс создания состоит из проектных стадий, стадий подготовки производства, отработки технологии и пр. Аналогичной сложностью характеризуется и процесс создания цифровых устройств на основе специализированных интегральных схем высокой степени интеграции. Использование же ПЛИС позволяет существенно сократить объем этих стадий, фактически свести их только к этапам проектирования с помощью ЭВМ.

Существенным преимуществом ПЛИС является их универсальность и возможность быстрого программирования под выполнение функций практически любого цифрового устройства. ПЛИС представляет собой полуфабрикат, на основе которого разработчик, обладающий персональным компьютером, несложными и относительно недорогими аппаратными средствами программирования и специальным программным обеспечением, называемым системой автоматизированного проектирования (САПР), имеет возможность проектирования цифрового устройства в рекордно короткие сроки. При этом весь цикл проектирования и программирования доступен всего одному человеку – проектировщику цифровых устройств на базе ПЛИС.

Все современные САПР ПЛИС работают под управлением операционных систем семейства Windows и используют все преимущества ее графического интерфейса. Фирмы-производители интегральных схем ПЛИС осуществляют обычно поддержку своей продукции путем разработки и распространения таких САПР. Проектирование ПЛИС в системе САПР предполагает выполнение следующих этапов:


1 - разработка структурной формулы проектируемого цифрового устройства, ее минимизация и адаптация под тип и возможности используемой ПЛИС (для этих целей используются методы, рассмотренные в предыдущих главах);

2 - создание нового файла проекта, назначение семейства ПЛИС для проекта;

3 - ввод структурной формулы или схемы проектируемого устройства с помощью специальных программ – редакторов;

4 - компиляция введенной структурной формулы или схемы, т.е. получение битовой последовательности загружаемой в ПЛИС программы;

5 - временной анализ задержек в отдельных элементах и проверка работоспособности всей структуры цифрового устройства путем моделирования с помощью специальных программ – симуляторов;

6 - программирование микросхемы ПЛИС с помощью специальных аппаратных средств – программаторов.


Проектировщику в системе САПР доступны обычно обширные программные библиотеки, задающие функции типовых интегральных схем ТТЛ и КМОП типов. Это позволяет синтезировать схему цифрового устройства не только в определенном базисе, т.е. из элементарных функций И, ИЛИ, НЕ, но и используя готовый программный аналог существующих реальных микросхем. Широкие возможности при проектировании представляет глобальная сеть Internet, через которую осуществляется распространение специально разрабатываемых библиотек компонентов, не имеющихся в стандартных версиях САПР. Для задания схемы проектируемого на базе ПЛИС цифрового устройства широко используются языки описания аппаратных средств, в общем случае называемые HDL (hardware device language). С помощью операторов такого языка можно задать типы комбинационных или последовательностных устройств, сформулировать входные воздействия на них и связи между ними, определить константы и переменные в проекте и т.д.

Среди лидеров в производстве ПЛИС и САПР для них на сегодняшний день можно выделить такие фирмы, как Altera Corporation, Xilinx и Actel Corporation. На их долю приходится до 80 % от общего производства ПЛИС, быстродействие которых на сегодняшний день достигло порядка сотен МГц, емкость программируемых матриц И – нескольких миллионов элементов, а стоимость снизилась до десятков у.е. Все это, плюс кратчайшие сроки проектирования, высокая надежность, объясняемая высокой степенью интеграции отдельных элементов в едином кристалле полупроводника и, как следствие, минимальное количество внешних межсоединений, делает ПЛИС предпочтительной элементной базой по сравнению со стандартными логическими микросхемами комбинационного и последовательностного типов.



  1. WebPack ISE — свободно распространяемый пакет проектирования цифровых устройств на базе плис фирмы Xilinx


Программируемые логические интегральные схемы (ПЛИС) все более широко используются для создания цифровых систем различного назначения. Фирма Xilinx®, являясь ведущим мировым производителем ПЛИС, предоставляет разработчикам широкий спектр кристаллов с различной технологией производства, степенью интеграции, архитектурой, быстродействием, потребляемой мощностью и напряжением питания, выпускаемых в различных типах корпусов и в нескольких вариантах исполнения, включая промышленное, военное и радиационно-стойкое [1–5].

Кристаллы, выпускаемые фирмой Xilinx, в полной мере реализуют преимущества ПЛИС по сравнению с «жесткой логикой»:

  • высокое быстродействие;

  • возможность перепрограммирования непосредственно в системе;

  • высокая степень интеграции, позволяющая разместить цифровое устройство в одном кристалле и тем самым снизить время и затраты на трассировку и производство печатных плат;

  • сокращение времени цикла разработки и производства устройства;

  • наличие мощных инструментов САПР, позволяющих устранить возможные ошибки в процессе проектирования устройства;

  • сравнительно низкая стоимость (в пересчете на один логический вентиль);

  • возможность последующей реализации проектов ПЛИС для серийного производства в виде заказных СБИС, что позволяет значительно снизить их себестоимость.


До недавнего времени, несмотря на все достоинства ПЛИС Xilinx, существовало обстоятельство сдерживающее их применение (особенно недорогих кристаллов при разработке несерийных устройств) — необходимость дополнительных затрат на приобретение пакета программных средств проектирования и программирования. Чтобы устранить это препятствие, фирма Xilinx предоставила разработчикам возможность использовать бесплатное программное обеспечение — пакет WebPACK™ ISE™ (Integrated Synthesis Environment). Цель настоящей публикации — познакомить разработчиков цифровых устройств с возможностями САПР WebPACK ISE и основами методики выполнения проектов в среде данного пакета.



  1. Основные характеристики пакета WebPACK ISE


Программные средства WebPACK ISE представляют собой систему сквозного проектирования, которая реализует все этапы создания цифрового устройства на базе ПЛИС, включая программирование кристалла: разработка проекта, синтез, моделирование, трассировка и загрузка в кристалл. Версия 3.3WP8.0 САПР WebPACK ISE предназначена для проектирования цифровых устройств на базе ПЛИС производства Xilinx, относящихся как семействам CPLD: XC9500, XC9500XL, XC9500XV, XCR22V10, XCR3000 (XPLA1_3, XPLA2), XCR3000XL (XPLA3), XCR5000 (XPLA1_5), так и FPGA: Spartan™-II, Virtex™-E (только кристалл XCV300E), Virtex-II (кристаллы 2V40, 2V80 и 2V250).


Отличительные особенности пакета:

  • поддержка различных методов описания проектируемых устройств (графических и текстовых);

  • возможность использования проектов, подготовленных в других системах проектирования, в том числе в среде пакета Altera MAX+PlusII™;

  • наличие схемотехнического редактора, укомплектованного набором обширных библиотек;

  • интеллектуальные средства создания HDL (Hardware Description Language)-описаний, формирующие шаблоны на основании информации, предоставляемой пользователем, для языков описания аппаратуры VHDL, Verilog™ и ABEL™ HDL;

  • высокоэффективные средства синтеза HDL-проектов, поддерживающие языки VHDL, Verilog и ABEL HDL, с возможностью оптимизации;

  • развитые средства верификации проекта, позволяющие сократить полное время разработки устройства за счет обнаружения возможных ошибок на более ранних стадиях проектирования и сокращения длительности и количества возможных итераций;

  • автоматические средства трассировки проекта в кристаллы различных семейств ПЛИС Xilinx с учетом оптимизации проекта по различным параметрам;

  • средства программирования кристаллов семейств ПЛИС Xilinx, выполненных по различной технологии (CPLD и FPGA), поддерживающие несколько типов загрузочных кабелей JTAG-интерфейса;

  • удобный для разработчика пользовательский интерфейс и наличие в каждом модуле пакета справочной системы, сокращающие время освоения САПР;

  • наличие интегрированного с пакетом САПР набора инструментов и утилит других фирм, предоставляющих дополнительные удобства в процессе проектирования, включающего утилиту генерации тестовых сигналов HDL Bencher™, программу моделирования ModelSim XE Starter™ и редактор диаграмм состояний StateCAD™.

  1. Установка пакета WebPACK ISE

Для получения программного обеспечения WebPACK ISE необходимо зарегистрироваться на web-сайте www.xilinx.com. После регистрации следует выполнить процедуру копирования модулей пакета на ПК, который будет использован для развертывания САПР. Пакет работает под управлением операционных систем Windows 98, Windows NT 4.0, Windows 2000. Требования, предъявляемые к аппаратным ресурсам ПК, следующие: процессор — не ниже Pentium 75 МГц; ОЗУ — не менее 16 Мбайт; размер свободного пространства на жестком диске для установки WebPACK ISE в полном объеме должен составлять не менее 350 Мбайт; для последующей работы с пакетом необходимо не менее 60 Мбайт.

Дистрибутив пакета выполнен в виде набора модулей, каждый из которых представляет собой самораспаковывающийся архив. После копирования следует поочередно запустить на выполнение каждый из полученных файлов. По окончании распаковки каждого архива автоматически запускается программа установки соответствующих модулей. Пользователь должен последовательно выполнить все инструкции каждой программы инсталляции. Следует обратить внимание на то, что после установки программы моделирования ModelSim XE Starter следует получить файл лицензии. Для этого необходимо запустить программу Licensing Wizard, которая соберет необходимую для получения лицензионного кода информацию об используемом ПК. Файл с этой информацией должен быть отправлен по электронной почте. Если ПК разработчика подключен к Интернету, то возможна регистрация в режиме online.



  1. Пользовательский интерфейс пакета WebPACK ISE

Управляющая оболочка пакета WebPACK ISE Навигатор проекта (Project Navigator™) предоставляет пользователю удобный интерфейс для работы с проектом и управления всеми процессами проектирования и программирования ПЛИС. Запуск всех необходимых программных модулей пакета осуществляется непосредственно в среде Навигатора проекта. Основное окно Навигатора проекта (рис. 2) помимо стандартных элементов управления (основного меню и оперативной панели управления) содержит четыре встроенных окна:

  • окно исходных модулей (файлов) проекта (Sources in Project);

  • окно необходимых процедур (процессов) для выбранного исходного модуля проекта (Processes for Current Source);

  • окно консольных сообщений программных модулей (Console);

  • окно редактора текстовых HDL-описаний проекта.



Рис. 2. Основное окно Навигатора проекта пакета WebPACK ISE

В окне исходных модулей (файлов) проекта отображается иерархическая структура, состоящая из модулей (файлов), в которых содержится описание проектируемого устройства в графической или текстовой форме, а также описание тестовых воздействий, используемых в процессе моделирования. Каждый тип модуля имеет соответствующее графическое обозначение — пиктограмму.

Окно необходимых процедур (процессов) показывает маршрут обработки выделенного исходного модуля в процессе проектирования устройства. Таким образом, в данном окне подробно отображаются все этапы процесса разработки и программирования ПЛИС, делая последний «прозрачным» для пользователя САПР. Последовательность и содержание этапов определяется типом исходного модуля и семейством ПЛИС. Навигатор проекта автоматически показывает в окне процедур (процессов) структуру процесса проектирования, соответствующую выбранному семейству ПЛИС, исключая тем самым возможные ошибки в последовательности действий разработчика. В этом же окне указывается информация о дополнительных инструментах, которые могут быть использованы на каждом этапе.

Окно консольных сообщений предназначено для вывода информации программных модулей пакета, работающих в консольном режиме. Ряд программных модулей пакета WebPACK ISE, как, например, программы трансляции, синтеза, автоматической трассировки, являются консольными приложениями, то есть не создают собственных окон. Чтобы информация о ходе выполнения этих программ была доступна разработчику непосредственно в процессе работы с проектом, она отображается в окне консольных сообщений Навигатора проекта.

Окно интегрированного текстового редактора становится активным, если для проектируемого устройства или используемых библиотек выбран способ описания на языке HDL.



  1. Этапы проектирования цифровых устройств на базе ПЛИС Xilinx


В процессе создания цифровых устройств на базе ПЛИС Xilinx можно выделить следующие этапы:

  • создание нового проекта (выбор семейства и типа ПЛИС, а также средств синтеза);

  • подготовка описания проектируемого устройства в схемотехнической, алгоритмической или текстовой форме;

  • синтез устройства;

  • функциональное моделирование;

  • трассировка проекта в кристалл;

  • временное моделирование;

  • программирование ПЛИС (загрузка проекта в кристалл).


Исходная информация о проектируемом устройстве может быть представлена в виде принципиальных схем, описаний на языке HDL, диаграмм состояний и библиотек пользователя. В процессе синтеза на основании исходных модулей проекта формируется список цепей, который далее используется в качестве исходных данных средствами трассировки. Функциональное моделирование устройства производится без учета реальных значений задержек прохождения сигналов и позволяет проконтролировать соответствие выходных сигналов алгоритмам работы проектируемого устройства. На этапе трассировки проекта в кристалл производится распределение выполняемых функций в конфигурируемые логические блоки CLB (Configurable Logic Block) или макроячейки Macrocell, в зависимости от используемого семейства ПЛИС, и формирование необходимых связей в кристалле. В процессе трассировки проекта в кристалл также определяются реальные значения задержек распространения сигналов, которые необходимы для полного (временного) моделирования устройства. Основным результатом этапа трассировки является формирование файла, в котором содержится информация о конфигурации ПЛИС, реализующей проектируемое устройство. Завершением процесса разработки цифрового устройства является загрузка конфигурационных данных в кристалл с помощью соответствующих программ и загрузочного кабеля.


Следует обратить внимание на то, что этапы функционального и временного моделирования не являются обязательными. Пренебрегать этими этапами, однако, не рекомендуется, так как высокоэффективные средства моделирования пакетов САПР Xilinx позволяют обнаружить большинство возможных ошибок и тем самым значительно сократить общее время разработки устройства. При обнаружении ошибок на любом из этапов (например, логических ошибок на этапе функционального моделирования или при получении неудовлетворительных результатов временного моделирования) следует вернуться на стадию разработки исходных описаний проекта, внести необходимые изменения и повторить последующие этапы.


Далее кратко рассматривается поэтапный процесс создания цифрового устройства в среде пакета WebPACK ISE.

  1. Краткая методика работы с проектом в среде пакета WebPACK ISE

Создание нового проекта инициируется командой FILE/New Project основного меню. При выборе этого пункта меню открывается диалоговая панель (рис. 3), в которой разработчик должен указать имя и расположение проекта на жестком диске, а также выбрать семейство ПЛИС, тип кристалла и средства синтеза устройства. После ввода указанных данных в окне исходных модулей проекта появится пиктограмма основного модуля с указанием типа кристалла и инструментов синтеза.



Рис. 3. Диалоговая панель параметров нового проекта

Для ввода описания проекта следует выбрать пункт New Source основного меню или нажать соответствующую кнопку на панели инструментов. Далее открывается список возможных типов исходных модулей: схемотехническое представление, описание модулей, библиотек и тестовых воздействий на языке HDL, диаграмма состояний, модули документации. Разработчик должен выбрать тип нового исходного модуля и указать имя файла для его последующего сохранения. В зависимости от типа создаваемого исходного модуля открывается окно схемотехнического редактора Shematic Editor (рис. 4), редактора диаграмм состояний StateCad (рис. 5), генератора тестов HDL Bencher (рис. 6) или активизируется окно текстового редактора.



Рис. 4. Рабочее окно схемотехнического редактора Shematic Editor пакета WebPACK ISE



Рис. 5. Окно редактора диаграмм состояний StateCad




Рис. 6. Внешний вид окна генератора тестов HDL Bencher

В случае успешного завершения создания исходного модуля он автоматически добавляется к проекту и отображается в окне исходных модулей в виде соответствующей пиктограммы. Разработчик должен поочередно создать все необходимые модули описания устройства, после чего перейти к следующему этапу проектирования.

При выборе способа описания проектируемого устройства рекомендуется использовать язык описания VHDL как наиболее эффективный и перспективный метод. Для разработчиков, использующих САПР других фирм, предоставлена возможность ввода исходных данных проекта в виде списка соединений Netlist.

Выделив подготовленный модуль описания проекта в окне исходных модулей, разработчик получает в окне процессов поэтапную структуру последующих процедур проектирования. Если перед названием этапа указан знак «+», то этот этап включает в себя несколько процедур. Чтобы увидеть структуру такого этапа в развернутом виде, пользователь должен поместить курсор мыши на изображение значка «+» и щелкнуть левой кнопкой. Прежде чем перейти непосредственно к этапу синтеза, разработчик может воспользоваться при необходимости Утилитами ввода проекта (Design Entry Utilities), например, Редактором временных и топологических ограничений (Constraints Editor), инструментами подготовки тестов для моделирования HDL-проектов (HDL Bencher Tools). Перед активизацией того или иного процесса следует указать его параметры. Для этого необходимо выделить строку с названием процесса и выбрать в основном меню команду редактирования свойств процесса Process/Properties или нажать соответствующую кнопку на панели инструментов. На экран выводится диалоговая панель, содержащая список параметров, доступных пользователю. Опции процессов могут быть разбиты на группы, которые представлены на отдельных вкладках диалоговой панели. Содержание списка параметров определяется выполняемым процессом и семейством ПЛИС, на базе которого реализуется проект. Так, например, на рис. 7 показана диалоговая панель свойств для этапа трассировки проекта в кристалл семейства CPLD XC9500 [1–3]. Разработчик может оставить значения параметров, предлагаемые по умолчанию, или при необходимости установить требуемые значения.



Рис. 7. Диалоговая панель параметров процесса трассировки проекта в кристалл семейства CPLD XC9500

Чтобы выполнить процедуру (активизировать процесс), следует выбрать команду Process/Run основного меню или просто дважды щелкнуть левой кнопкой мыши на названии соответствующей процедуры в окне процессов. В случае успешного выполнения процедуры в окне консольных сообщений после названия процесса отображается строка:

Done: completed successfully.

Кроме того, в окне процессов перед названием выполненной процедуры появляется пиктограмма в виде символа «V», соответствующая успешному завершению процесса. При обнаружении ошибок в окне консольных сообщений выводится строка с указанием кода ошибки, модуля и строки в модуле. После сообщений об ошибках отображается строка, указывающая на неудачное завершение процесса, и соответствующий код:

Done: failed with exit code: 0001.

В окне процессов неудачное завершение процедуры обозначается пиктограммой в виде символа «Х» красного цвета.

Кроме консольных сообщений и пиктограмм в окне процессов после выполнения процедур на каждом этапе создается отчет (Report), который содержит подробную информацию о ходе и результатах выполнения процесса. Рекомендуется анализировать отчеты для каждого этапа проектирования не только в случае обнаружения ошибок, но и при успешном выполнении процедур.

Этапы синтеза и трассировки выполняются в пакете WebPACK ISE автоматически. Разработчику необходимо только определить параметры этих процессов. Моделирование устройства осуществляется в среде программы ModelSim XE Starter с использованием тестов, сформированных с помощью программы HDL Bencher. Управление процессом моделирования может осуществляться с помощью как элементов управления ModelSim XE Starter (основного меню и кнопок быстрого доступа), так и командного файла, подготовленного ранее. После успешного завершения этапа временного моделирования можно приступать непосредственно к программированию кристалла. Загрузочный кабель рекомендуется заранее подключить к используемому порту ПК. Навигатор проекта автоматически выберет средства программирования для используемого семейства ПЛИС. В программаторе следует определить порт ПК, зарезервированный для подключения кабеля, используя для этого команду автоматического обнаружения кабеля. Далее следует выбрать кристалл, указать файл конфигурации и запустить команду загрузки конфигурации.



  1. Заключение

Если в процессе проектирования цифрового устройства разработчику стали необходимы кристаллы ПЛИС с более высокой степенью интеграции или семейств, которые не поддерживаются используемой версией пакета WebPACK ISE, рекомендуется прежде всего выяснить возможность получения новой версии САПР. Фирма Xilinx периодически обновляет версии предлагаемого программного обеспечения для проектирования ПЛИС. Это относится не только к коммерческим, но и свободно распространяемым программным продуктам. Новые версии САПР, как правило, поддерживают большее количество кристаллов, а также включают более эффективные средства синтеза и трассировки проектов. Если же и последняя версия пакета WebPACK ISE не поддерживает требуемый тип кристаллов, то необходимо перейти к использованию одного из следующих пакетов САПР: Foundation Series™ или Foundation ISE™. Для разработчиков, использующих САПР других производителей, предназначены программные средства Alliance Series™.

Фирма Xilinx – разработчик ПЛИС, поставляет также САПР для разработки устройств на FPGA и СPLD. Пожалуй, из всех производителей ПЛИС фирма Xilinx может считаться лидером по номенклатуре серий ПЛИС и программного обеспечения (ПО). При этом новые версии ПО поддерживают старые серии ПЛИС, позволяя разработчику производить плавную миграцию проектов на новые серии. Первоначально фирма ориентировалась на поддержку своих САПР дополнительными программными средствами других компаний, интегрируя их под заказчика. Сегодня среди программных продуктов Xilinx имеются как относительно простые пакеты проектирования, так и мощные, интегрированные программные решения, позволяющие разрабатывать ПЛИС эквивалентной емкостью более 1000000 вентилей. Среди облегченных систем проектирования Xilinx следует выделить систему WebFITTER, особенностью которого является возможность использования в ходе проектирования web-ресурсов Internet. Альтернативой использованию WebFITTER является применение пакета WebPack ISE, ориентированного на проектирование CPLD схем. В последней системе ввод описания проекта возможен как с помощью схемного редактора, так и с использованием языков описания аппаратуры ABEL и VHDL. Возможно программирование устройств непосредственно в системе с использованием аппаратного загрузчика XСhecker.

ISE (Integrated Synthesis Environment) – интегрированная среда разработки.


12. Список литературы.

1. www.Wikipedia.org 

2. Программируемые логические интегральные схемы фирмы Xilinx. Серия FAST FLASH CPLD. Краткое техническое описание семейств XC9500 и XC9500XL. — М.: ЗАО «SCAN», 2000.

3. Программируемые логические интегральные схемы фирмы Xilinx. Серия VIRTEX. Краткое техническое описание. — М.: ЗАО «SCAN», 2000.

4. Кузелин, М.О. Современные семейства ПЛИС фирмы Xilinx: справочное пособие / М.О. Кузелин, Д.А. Кнышев, В.Ю. Зотов. -- М.: Горячая линия-Телеком, 2004. -- 440 с.



Похожие:

“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.” iconРефераты по курсу впкс
Что такое программируемые логические интегральные схемы (плис), их основные типы, технология проектирования устройств использованием...
“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.” icon05. 13. 12 Системы автоматизированного проектирования
Сапр как объект проектирования. Принципы создания сапр. Состав и структура сапр. Классификация сапр. Взаимодействие сапр с другими...
“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.” iconВиды обеспечения сапр. Классификация сапр
Базовые технологии проектирования сапр/астпп/саит. Структура процесса проектирования модуля электронно-вычислительной техники
“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.” iconОбзор методов логического проектирования и минимизации
Математические модели и эквивалентные схемы в программе логического проектирования
“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.” iconМетодические указания для курсового проектирования по дисциплине
Технология проектирования на базе комплекса российских стандартов гост 34
“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.” iconКонтрольная работа по предмету сапр цу на тему “ Проектирование цифровых схем с помощью сапр webpack ise серия Virtex LL фирмы Xilinx”
Последние годы характеризуются резким ростом плотности упаковки элементов на кристалле, многие ведущие производители либо начали...
“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.” iconПроектирование аналоговых электронных устройств
Дается краткое содержание основных этапов проектирования. Приведены характеристики основных типов аналоговых устройств, даны рекомендации...
“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.” iconРабочая программа дисциплины «сапр электронных устройств»
Изучение дисциплины направлено на освоение принципов построения и использования информационных технологий проектирования электронных...
“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.” iconПрограмма вступительного экзамена в аспирантуру по специальности 05. 13. 12 «Системы автоматизации проектирования»
«Интеллектуальные подсистемы сапр», «Организация ЭВМ и систем», «Сети ЭВМ и телекоммуникации», «Операционные системы», «Основы моделирования...
“сапр web pack ise. Этапы и технология проектирования устройств на базе плис. Примеры проектирования логического проекта.” iconМатериалы для подготовки к зачету для студентов специальности «Системы автоматизированного проектирования»
Место сапр в интегрированных системах проектирования, производства и эксплуатации
Разместите кнопку на своём сайте:
Библиотека


База данных защищена авторским правом ©lib.znate.ru 2014
обратиться к администрации
Библиотека
Главная страница