Системы на кристалле (СнК) и ip-блоки




Скачать 163.56 Kb.
НазваниеСистемы на кристалле (СнК) и ip-блоки
Дата22.12.2012
Размер163.56 Kb.
ТипДокументы



СИСТЕМЫ НА КРИСТАЛЛЕ (СнК)

И IP-БЛОКИ

* * *


IP-блоки и проблемы их включения

"в системы на кристалле"


ПЕриФЕРИЙНЫЕ АНАЛОГО-ЦИФРОВЫЕ СФ-БЛОКИ

ДЛЯ КМОП СБИС ТИПа «СИСТЕМА НА КРИСТАЛЛЕ»

В.Д. Байков, Ю.М. Герасимов, Ю.Б. Рогаткин

ЗАО «Центр проектирования «Ангстрем-СБИС», Московский инженерно-физический институт (государственный университет),

ymger@kaf3.mephi.ru

Разработка сложно-функциональных (СФ) блоков (IP-блоков - по зарубежной терминологии) для СБИС типа “система на кристалле” (СнК) является перспективным направлением развития электронной компонентной базы в России [1].

Методология создания СБИС СнК предполагает повторное использование готовых, ранее разработанных по определенным правилам, верифицированных и аттестованных СФ-блоков [1-3]. Проектирование СФ-блоков в стиле «повторного» (многократного) использования» в 2-3 раза дороже проектирования для однократного использования. В то же время повторное использование СФ-блока в составе СБИС СнК в 10-100 раз дешевле его проектирования с «нуля».

В рамках программы «Национальная технологическая база» ЗАО ЦП «Ангстрем-СБИС», в частности, разработаны и проектируются аналого-цифровые СФ-блоки: цифро-аналоговые и аналого-цифровые преобразователи (ЦАП, АЦП) различных типов и архитектур, синтезаторы частот с фазовой автоподстройкой частоты (ФАПЧ), LVDS приемо-передатчики для высокоскоростных интерфейсов (SpaceWire, RapidIO) и др.

В данном докладе, а также в докладах [4 - 7], приводятся результаты завершенных в рамках данной программы двух ОКР: «Тон-СФ» и «ФАПЧ-АС».

В рамках ОКР «Тон-СФ» разработаны КМОП «Hard» СФ-блоки сигма-дельта ЦАП (СДЦАП) и АЦП (СДАЦП), предназначенные для использования в составе СБИС для разнообразных устройств и подсистем обработки речевых и звуковых сигналов, а также синтезаторы стандартных аудиосистемных частот на основе ФАПЧ. Актуальность работы связана с тем, что СФ-блоки данного типа, имеющие ряд существенных преимуществ для реализации в составе СБИС по сравнению с ЦАП и АЦП традиционной архитектуры, только начинают развиваться в нашей стране, а областью их применения является широкий класс звукозаписывающих и звуковоспроизводящих устройств как коммерческого, так и специального назначения (CD-, MP3-, MD-плееры, мобильные телефоны, компьютерные мультимедиа-устройства и т.д.), а также другие приложения (медицина, гидроакустика).

В рамках ОКР «ФАПЧ-АС» созданы «Hard» СФ-блоки ФАПЧ, предназначенные для использования в качестве средства системной синхронизации современных КМОП процессорных СБИС (в частности СнК).

СФ-блоки звуковых сигма-дельта АЦП и ЦАП

В
качестве примера, на Рис.1,2 показаны параметры, области применения и возможности реализации АЦП различных архитектур.


Рис. 1. Параметры АЦП с различной архитектурой

Р
ис. 2. Возможности реализации АЦП различных типов



Как видно из рисунков, требования точности аналого-цифрового преобразования сигналов в современных устройствах высокого класса (16..24-разрядные коды, погрешность преобразования не более 10-4…10-5) не совместимы с характеристиками традиционных АЦП. Преобразователи с предельно высокой разрядностью для обработки низкочастотных сигналов (область I на Рис.2) обычно используют сигма-дельта (СД) модуляцию и для них достигнуто увеличение динамического диапазона до значений близких к теоретическому пределу (~120 дБ для 24-разрядных звуковых АЦП). То же самое можно сказать и о характеристиках ЦАП.

На сегодня решением проблемы высокой точности преобразования является применение АЦП, ЦАП, работающих на основе СД-модуляции. Преимущество данного подхода связано с тем, что на шаге преобразования «аналог – цифра» или «цифра – аналог» в механизме СД-модуляции обрабатывается малоразрядный код (вплоть до одного разряда).

СД-модулятор (W, Q) представляется фильтром с глубокой отрицательной обратной связью, показанным на Рис. 3, где

W – интегратор (число ступеней интегрирования – порядок интегратора);

Q – квантователь (формирует набор дискретных значений выходного сигнала Y(t) модулятора, Рис.4).


Y(t)=X(t)+h

+

X(t)

Z


W

Q

_

ЦАП/АЦП

1…3 разряда

ФНЧ













Рис. 3. Структурная схема СД - модулятора




Рис. 4. Выходной сигнал квантователя на 5 уровней

Сам по себе СД-модулятор не является преобразователем кода, а только лишь подготавливает сигнал к преобразованию. Малое число уровней квантования (2-8) выходного сигнала Y(t) СД-модулятора позволяет, без потери точности, использовать малоразрядный (1-3) преобразователь - ЦАП или АЦП классического типа (в зависимости от направления преобразования). Простота конструкции создает возможности применения специальных средств для компенсации разброса параметров взвешивающих элементов. Уменьшается время преобразования.

В случае АЦП модулятор является аналоговым устройством; в случае ЦАП – цифровым.

Закономерен вопрос о соответствии выходного сигнала Y(t)=X(t)+h входному сигналу X(t). Благодаря глубокой отрицательной обратной связи в частотной полосе входного сигнала, составляющая X(t) в значении Y(t) присутствует практически без искажения. Шум квантования h генерируется внутри петли обратной связи, и, следовательно, подавляется с коэффициентом, равным петлевому усилению. Происходит вытеснение шума в область высших частот - за пределы полосы сигнала X(t). Высокочастотный шум нейтрализуется дополнительной схемой ФНЧ: в ЦАП – аналоговый фильтр (RC), в АЦП – цифровой.

К дополнительным функциям СДЦАП и СДАЦП относятся формирование частотных характеристик сигналов, аттенюация, многоканальная обработка, программное управление и др.

Преимуществами сигма-дельта АЦП и ЦАП являются:

- возможность достижения высокого разрешения без использования прецизионных согласованных компонентов при обработке относительно низкочастотных сигналов;

- внутренняя линейность и монотонность передаточной характеристики, что важно для систем управления с АЦП в цепи обратной связи;

- высокое разрешение (16…24 бит), достигаемое при обработке относительно низкочастотных сигналов (в диапазоне частот до fmax при условии fs / 2fmax =OSR >> 1, где fs - частота синхронизации, OSR – показатель передискретизации);

- возможность изготовления по стандартной КМОП-технологии и, соответственно, возможность использования в СБИС СнК со смешанной аналого-цифровой обработкой сигналов;

- отсутствие необходимости использования на входе схем выборки-хранения из-за высокой частоты синхросигнала (входной частоты дискретизации fs);

- возможность существенного расширения диапазона рабочих частот сигма-дельта АЦП и ЦАП с относительно низкой разрядностью (4…8 бит) путем снижения показателя передискретизации OSR, использования специальных видов технологий для повышения быстродействия и изменения алгоритма обработки сигнала.


Принцип работы СДЦАП (Рис.5) заключается в следующем.





Рис. 5. Структурная схема звукового стерео СДЦАП


На вход DIN поступают цифровые отсчеты аудио сигнала с частотой fs. Сигналы стереопары обрабатываются последовательно. Предварительная обработка включает: комбинирование выходных каналов (микширование) и программируемое ослабление сигналов. Следующая операция (de-emphasis) – линейная фильтрация, предназначенная для обратной коррекции предыскажений, внесенных при записи аудио сигнала. Операция коррекции предыскажений может быть исключена из обработки. Последующая операция – 8-кратное повышение частоты дискретизации сигнала (интерполяция) выполняется блоком цифрового фильтра. 8-кратное повышение частоты дискретизации недостаточно для качественного ослабления шумов СД-модулятора. В СД-модуляторе частота повышается еще в 8 раз. СД-модулятор вытесняет шумы из области нижних частот, содержащих аудио полосу, в высокочастотный диапазон. Работу схемы завершает аналоговый усилитель. Он подавляет высокочастотные шумы системы “СД-модулятор + ЦАП” и усиливает мощность выходного аналогового сигнала.

Принцип работы СДАЦП (Рис.6) заключается в следующем.



Рис. 6. Структурная схема звукового стерео СДАЦП


На входы VinL и VinR поступает аналоговый стерео сигнал. Сигнал каждого канала преобразуется в парафазный сигнал, который подается на вход сигма-дельта модулятора. СД-модулятор преобразует входной аналоговый сигнал в 2-канальный одноразрядный цифровой поток сигма-дельта формата. Частота следования выходных отсчетов сигма-дельта модулятора составляет 64fs. Последующая операция – 64-кратное понижение частоты дискретизации сигнала (децимация) выполняется блоком цифрового фильтра. При этом блок цифрового фильтра преобразует входной одноразрядный входной сигнал в 16-разрядный выходной сигнал. Далее цифровые отсчеты через блок контроллера интерфейса поступают на внешнюю шину. Доступ процессора к выходным данным СФ блока осуществляется по шине APB (AMBA Peripheral Bus).

    Следует также отметить, что в отличие от традиционных АЦП и ЦАП, СД-преобразователи в полном смысле являются сложно-функциональными устройствами идеально, подходящими для интеграции в составе субмикронных КМОП СБИС СнК.

В рамках ОКР «Тон-СФ» создана технология проектирования СФ-блоков звуковых СДЦАП и СДАЦП[4,5], на основе которой, в частности, разработаны модели, тесты, схемотехника и топология этих блоков трех классов (в зависимости от области применения [4]): низшего, среднего и высшего. Основные классификационные характеристики СФ-блоков приведены в Таблице 1.

Таблица 1

Характеристики звуковых СФ-блоков СДЦАП и СДАЦП различных классов



Наименование характеристики

(СДЦАП/СДАЦП)


Размер-

ность

Диапазон значений

Низший класс

Средний класс

Высший класс

мин.

макc.

мин.

макс.

мин.

макс.

Разрядность входных / выходных данных

бит

8

12

16

18

16

24

Модуль суммарного уровня

шумов и искажений

дБ

48



80



108



Коэффициент нелинейных искажений

%



0,4



0,01



0,002

Частота выборки

кГц

8

16

32

48

48

96

Верхняя граница диапазона рабочих частот

кГц

4

8



20



20

Частота синхронизации

МГц

0,5

1

8

20

8

50

Принципиальными отличиями разработанных СФ-блоков СДЦАП и СДАЦП от аналогичных микросхем являются:

- использование стандартных интерфейсов и шинной архитектуры обмена данных;

- наличие мощных средств тестирования, как собственно СФ-блока, так и блока в составе СБИС.

В частности, в качестве интерфейса в разработанных СФ-блоках используются:

- универсальный стык (нет привязки к конкретной шине);

- APB-интерфейс (микропроцессорные подсистемы базирующиеся на шине AMBA).

Встроенная подсистема тестирования СФ-блоков звуковых СДЦАП и СДАЦП обеспечивает решение следующих задач: производственное тестирование блока, тестирование связей блока с другими компонентами системы, функциональное тестирование блока, изолированного от остальной системы, мониторинг контрольных точек блока в процессе функционирования блока в составе СБИС в реальном масштабе времени. Доступ к логике и подсистеме тестирования СФ-блока осуществляется через последовательный JTAG-порт [8]. Стандартная архитектура JTAG-контроллера расширена и дополнена новыми инструкциями.

Для производственного тестирования, учитывая небольшой объем оборудования, использованного для реализации блоков звуковых дельта-сигма ЦАП (40-50 тысяч транзисторов) и с целью получения максимально возможного процента обнаружения отказов, использована технология полного сканирования. В результате синтеза электрических схем каждого из СФ-блоков сгенерированы три цепи сканирования различной длины (по количеству сигналов синхронизации, используемых в устройстве).

Тестирование оперативной памяти, входящей в состав блока, осуществляется в режиме встроенного самотестирования. Запуск теста осуществляется путем загрузки в регистр инструкций JTAG-контроллера кода специальной инструкции. Задача тестирования связей СФ-блока с другими компонентами системы решается использованием стандартной команды JTAG-контроллера EXTEST, изоляция блока от системы без выполнения операций тестирования – использованием стандартной команды HIGHZ.

Функциональное тестирование СФ-блока осуществляется сочетанием выполнения стандартной команды INTEST с чтением двух дополнительных регистров, отображающих текущее состояние выхода цифрового фильтра и адреса оперативной памяти. Для осуществления мониторинга блока в составе систем введены дополнительные контрольные точки, позволяющие вывести в последовательном коде на два внешних контакта блока данные с выхода цифрового фильтра или СД- модулятора. Применение расширенного стандарта [8] для тестирования облегчает интеграцию СФ-блока в систему и позволяет обеспечить решение всех основных задач тестирования СФ-блока в составе СБИС СнК.

Топология «Hard» СФ-блоков СДЦАП и СДАЦП спроектирована для трех базовых технологий: 0,6мкм - ОАО «Ангстрем», 0,25мкм и 0,18мкм - зарубежная фабрика. Аналоговая часть блоков – заказное проектирование топологии, цифровая часть – проектирование с использованием средств САПР на основе собственных библиотек микро- и макроэлементов. На Рис. 7,8 приведены примеры топологии СФ-блоков СДЦАП и СДАЦП среднего класса для технологии уровня 0.25мкм.




Рис. 7. Топология СФ-блока СДЦАП среднего класса




Рис. 8. Топология СФ-блока СДАЦП среднего класса


Приведенная топология блоков дают представления о сложности СФ-блоков, их геометрических размерах и числе элементов цифровой и аналоговой частей.

Для СДЦАП (Рис.7): площадь на кристалле 1,12*0,66мм2, общее число транзисторов 74803, в том числе: аналоговая часть – 290, цифровая часть – 74513, однопортовое ОЗУ – 72слова*17 разрядов.

Для СДАЦП (Рис.8): площадь на кристалле 2,0*1,4мм2, общее число транзисторов 127030, в том числе: аналоговая часть – 3213, цифровая часть – 123817, ОЗУ – 2х портовый РФ - 96слова*21разряд.

СФ-блок синтезатора аудио системных частот

Набор СФ-блоков звуковых СДЦАП и СДАЦП дополняется синтезатором стандартных частот - ФАПЧ (класса PLL) для синхронизации цифровых аудио устройств (стандартный ряд частот от 4 до 100МГц). Блок

специализирован под аудио стандарты:

- эталонная частота - 27МГц;

- частота дискретизации сигнала - из набора 32, 44.1, 48 кГц, расширенного (множительделитель 2) в стандартный ряд:

fs = …16, 32, 44.1, 48, 64, 88.2, 96,…,192,…кГц;

- отношение синтезируемой системной частоты f к частоте дискретизации fs выбирается из расширенного (множительделитель 2) стандартного ряда:

f/fs = …192, 256, 384,512, 768, 1024...;

- стандартный ряд синтезируемых частот является следствием указанных стандартов:

(f/fs=256) f = …, 4.096, 8.192, 11.2896, 12.288, 16.384, 22.5792, 24.576,…, 49.152,…МГц;

(f/fs=384) f = …, 6.144, 12.288, 16.9344, 18.432, 24.576, 33.8688, 36.864,…, 73.728,…МГц.

Возможности частотного синтеза ограничены приведенными рядами (до 100 МГц). Для перехода к другой синтезируемой частоте из стандартного ряда требуется перепрограммировать синтезатор. Точность программирования – абсолютная. Форма сигнала – меандр.

СФ-блоки ФАПЧ для систем синхронизации процессорных устройств

В рамках ОКР «ФАПС-АС» для синтеза частот в диапазоне от десятков до сотен МГц (достижимы значения 11.3ГГц) разработаны два варианта СФ-блоков ФАПЧ, вопросы проектирования и основные характеристики которых и подробно рассмотрены в [6].

Конкретные требования к диапазону или набору программируемых частот в этих СФ-блоках учитываются на этапе синтеза цифровой части ФАПЧ (используются средства автоматизации).

Аналоговые блоки представлены в виде наработанных и протестированных схемотехнических и топологических заготовок: стабилизированный блок задания электрического режима, фазочастотный детектор, зарядно-разрядный блок (charge pump), аналоговый фильтр НЧ, управляемый напряжением генератор частоты (ГУН).

Характеристики аналоговых блоков обеспечивают корректную работу ФАПЧ в требуемых частотных диапазонах. Адаптация блоков к конкретным требованиям не связана с существенными усилиями и затратами. Частотные характеристики ГУН – одно из главных условий формирования высоких частот синхронизации. В данной работе исследованы два варианта ГУН, аттестованные на тестовых кристаллах:

- широко используемая схема на дифференциальных каскадах;

- оригинальная схема на инвертирующих элементах.

В конструкции ГУН на инвертирующих элементах обеспечивается симметричная работа на двух половинах периода (не свойственно классическому рециркулятору), что позволяет сформировать меандр без дополнительного деления частоты на 2. Испытания (к сожалению, их статистика ограничена) выявили преимущества оригинальной схемы по всем показателям.

Аттестация СФ-блоков СДЦАП, СДАЦП и ФАПЧ

Каждый «Hard» СФ-блок, кроме обязательного подтверждения его работоспособности методами моделирования, должен пройти процедуру физической верификации (прототипирование), т.е. должен быть изготовлен, экспериментально исследован и аттестован на тестовом кристалле или в составе конкретной СБИС.

Для этих целей разработан ряд тестовых кристаллов по технологиям 0,6мкм и 0,25мкм. Некоторые СФ-блоки вошли в состав перспективных российских СБИС. В частности, СФ-блоки ФАПЧ используются в СБИС СнК семейства «Мультикор» и СБИС «Мультикам» по технологиям 0,25мкм и 0,18мкм разработки ГУП НПЦ «ЭЛВИС», а также в СБИС СнК демультиплексора и декодера MPEG-2 разработки ФГУП НИИМА «Прогресс». В СБИС «Мультикам» (0,18мкм) используются СФ-блоки звуковых СДЦАП и СДАЦП.

Пример тестового кристалла размером 5*5мм2 по технологии 0.25мкм приведен на Рис. 9 (180 выводов). Кристалл содержит: СДЦАП среднего класса, СДАЦП среднего класса, три варианта СФ-блоков ФАПЧ, быстродействующее АЦП конвейерного типа 10-12 разрядов[9], приемо-передатчики LVDS и другие блоки.




Рис. 9. Тестовый кристалл с СФ-блоками

Для исследования параметров и аттестации разрабатываемых СФ-блоков используется развивающийся программно-аппаратный измерительный комплекс (ПАИК), включающий ряд стандартных приборов известных зарубежных фирм (Agilent Technologies и Stanford Research Systems), виртуальные приборы (платы ввода-вывода фирмы «Руднев-Шиляев»), персональный компьютер и зонд с ручным управлением. Использование этого комплекса позволяет выполнять все необходимые измерения СФ-блоков в корпусах и на пластинах с целью отладки методик тестирования СФ-блоков, их исследования и аттестации. Более подробно структура ПАИК, методики и результаты тестирования СФ-блоков представлены в [7].

По всем разработанным и аттестованным СФ-блокам имеется техническая документации для передачи СФ-блока разработчику (системному интегратору) СБИС СнК, оформленная в соответствии с требованиями нормативных документов [3].

Перспективные периферийные аналого-цифровые «Hard» СФ-блоки

В настоящее время закончены в разработке и подготовлены для аттестации на тестовых кристаллах и в составе конкретных СБИС по базовой КМОП технологии 0,25мкм следующие «Hard» СФ-блоки аналого-цифровых и цифро-аналоговых преобразователей (напряжение питания аналоговое +3.3В ± 10%, напряжение питания цифровое + 2.5В ± 10%).

    - 12-разрядный быстродействующий АЦП конвейерного типа с частотой дискретизации не менее 20 МГц. АЦП имеет дифференциальный вход с динамическим диапазоном 1..2В, полоса входного сигнала не хуже 250 МГц. АЦП имеет встроенный или внешний источник опорного напряжения и режим пониженного энергопотребления.

    - 14-разрядный АЦП конвейерного типа с частотой дискретизации не менее 10 МГц, аналогичный по своей конфигурации 12-разрядному быстродействующему АЦП конвейерного типа. Имеет встроенную схему автокоррекции.

    - 12-разрядный АЦП поразрядного приближения на коммутируемых конденсаторах с частотой дискретизации не менее 1 МГц. АЦП имеет дифференциальный вход с динамическим диапазоном 1..2В, полоса входного сигнала не хуже 10 МГц. АЦП имеет встроенный или внешний источник опорного напряжения и режим пониженного энергопотребления.

    - 12-разрядный ЦАП на токовых ключах с частотой дискретизации не менее 1 МГц. ЦАП имеет токовый выход с током полной шкалы до 4 мА. ЦАП имеет режим пониженного энергопотребления.

    - 8-канальный 10-разрядный АЦП поразрядного приближения на коммутируемых конденсаторах с частотой дискретизации не менее 1 МГц. АЦП имеет дифференциальный и обычный входы, встроенный или внешний источник опорного напряжения и режим пониженного энергопотребления.

Опыт разработки и методология проектирования данных СФ-блоков на примере быстродействующего 10-разрядного АЦП подробно рассмотрены в [9].

ЛИТЕРАТУРА

  1. Немудров В., Мартин Г. Системы – на – кристалле. Проектирование и развитие. - М.: Техносфера, 2004. – 216 с.

  2. Сложно-функциональные блоки. Общие требования к разработке (Третья редакция) // РТМ ШИЛГ 430109.004 РМ. – М.: ФГУП НИИМА «Прогресс» – 2002. – 7 с.

  3. Состав информации и форматы ее передачи для аналого-цифровых СФ блоков (Вторая редакция). // РТМ ШИЛГ 430109.001 РМ. – М.: ФГУП НИИМА «Прогресс» – 2002. – 12 с.

  4. Добровольский О.А. Цифровые ядра сигма-дельта ЦАП/АЦП и технология их проектирования // В настоящем сборнике.

  5. Самонов А.А. Проектирование универсального аналогового ядра сигма-дельта АЦП звукового диапазона // В настоящем сборнике.

  6. Байков В.Д., Гармаш А.А., Самонов А.А., Севрюков А.Н. Проектирование СФ-блоков ФАПЧ для систем синхронизации интегральных устройств обработки информации // В настоящем сборнике.

  7. Зубаков А.В., Кондратенко С.В., Севрюков А.Н. Опыт разработки встроенных средств и методов измерений характеристик микроэлектронных систем // В настоящем сборнике.

  8. IEEE Standard Test Access Port and Boundary Scan Architecture // IEEE Std 1149.1a-1993.

  9. Рогаткин Ю.Б. Опыт разработки и методология проектирования смешанных МЭС на примере быстродействующего 10-разрядного АЦП // В настоящем сборнике.




Похожие:

Системы на кристалле (СнК) и ip-блоки iconОтчет о работе снк «Геоэкологические информационные системы»
В отчетном периоде было проведено 5 заседаний снк. Заседания проводились в соответствии с утвержденным планом
Системы на кристалле (СнК) и ip-блоки iconГосударственный стандарт союза сср государственный комитет СССР по стандартам
Ост кз снк 8467/265, ост кз снк 8468/266, ост кз сик 8469/267, ост кз снк 8470/268, ост кз снк 8471/269
Системы на кристалле (СнК) и ip-блоки iconПроблемы интеграции универсальных ядер архитектуры «эльбрус» иdsp-кластера в составе системы на кристалле problems of integrating «elbrus»
Проблемы интеграции универсальных ядер архитектуры «эльбрус» и dsp-кластера в составе системы на кристалле
Системы на кристалле (СнК) и ip-блоки iconБлоки горелочные лучистые бгл руководство по эксплуатации Настоящее
Настоящее руководство по эксплуатации распространяется на блоки горелоч-ные лучистые бгл (далее по тексту «блоки») и устанавливает...
Системы на кристалле (СнК) и ip-блоки icon«модульное обучение» Блоки целей развития, воспитания и обучения Блоки целей
Формирование мотивации к интенсивной учебе. Формирование ориентации на гуманитарные ценности
Системы на кристалле (СнК) и ip-блоки iconПроблема поддержки когерентности кэшей в системах на кристалле «эльбрус-s» И«эльбрус-2S» the problem of cache coherency support in «elbrus-s» and «elbrus-2S» mp systems
Проблема поддержки когерентности кэшей в системах на кристалле «эльбрус-s» и «эльбрус-2S»
Системы на кристалле (СнК) и ip-блоки iconИз книги «Очерки по истории радио телевидения Молдавии»
В 1940 году в республике была создана новая вещательная организация Комитет по радиофикации и радиовещанию при снк масср. Он стал...
Системы на кристалле (СнК) и ip-блоки iconМаркетинговая среда бизнес-сайтов
В статье предложена периодичность проведения анализа элементов маркетинговой среды бизнес-сайтов, сформулированы блоки маркетинговой...
Системы на кристалле (СнК) и ip-блоки iconЛинии передач в микросистемах и их компонентах
При помощи современных технологий возможно одновременное фор­мирование спаренных структур на одном кристалле
Системы на кристалле (СнК) и ip-блоки iconОсновы компьютерного проектирования и моделирования рэс
Р-cad library Executive, p-cad schematic, p-cad pcb, автотрассировщик Situs и ряд других вспомогательных программ, весьма облегчающих...
Разместите кнопку на своём сайте:
Библиотека


База данных защищена авторским правом ©lib.znate.ru 2014
обратиться к администрации
Библиотека
Главная страница