Программа по кафедре Вычислительной техники




Скачать 440.37 Kb.
НазваниеПрограмма по кафедре Вычислительной техники
страница1/3
Дата29.11.2012
Размер440.37 Kb.
ТипПрограмма
  1   2   3
министерство ОБРАЗОВАНИя и науки российской федерации

Государственное образовательное учреждение высшего профессионального образования

Тихоокеанский государственный университет



Утверждаю

Проректор по учебной работе

______________ С.В. Шалобанов

“_____” ________________2011 г.



Программа

по кафедре Вычислительной техники


основы Cхемотехники эвм


Утверждена научно-методическим советом университета

для направлений подготовки (специальностей) в области

«Телекоммуникаций»


Специальность 210404

«Многоканальные телекоммуникационные системы »


Хабаровск 2011 г.


Программа разработана в соответствии с требованиями государственного образовательного стандарта, предъявляемыми к минимуму содержания дисциплины и в соответствии с примерной программой дисциплины, утвержденной департаментом образовательных программ и стандартов профессионального образования с учетом особенностей региона и условий организации учебного процесса Тихоокеанского государственного технического университета.


Программу составил

Старший преподаватель кафедры ВТ Агеев В.В.



















Программа рассмотрена и утверждена на заседании кафедры

Протокол № № от « » 2011г.



Заведующий

Кафедрой__________«__»______ 2011 г.

________________

Подпись дата

Ф.И.О.







Программа рассмотрена и утверждена на заседании УМК и рекомендована к изданию

Протокол № ______ от «____»_____________ 2011г

Председатель  УМК  _______«__»_______ 2011 г.

_________________

Подпись дата

Ф.И.О.




Директор  института  _______«__»_______ 2011 г

__________________

(декан факультета) Подпись дата

Ф.И.О.




1. Цели и задачи дисциплины


Основной целью и задачей «Введение в схемотехнику ЭВМ» является получение студентами систематизированных сведений о совместной работе цифровых элементов в составе узлов и устройств ЭВМ.

Изучение дисциплины базируется на знаниях, полученных при изучении дисциплин «Вычислительная математика , «Информатика», «Электротехника и электроника»,


2. требования к уровню освоения содержания дисциплины

В результате изучения дисциплины студент должен:

- знать

структуры основных базовых элементов интегральной схемотехники;

системы логических элементов ИС ТТЛ, ИС КМОП;

триггерные устройства RS, D,T, JK типа;

синхронизация в цифровых устройствах;

риски сбоя в комбинационных и последовательных схемах;

элементы задержки, формирователи импульсов, элементы индикации, оптоэлектронные развязки и др.;

функциональные узлы комбинационного типа: DC, CD, MUX, DMX, CMP, SM, ALU;

функциональные узлы последовательного типа: RG, CT, распределители;

схемотехника запоминающих устройств: статические, динамические, масочные, прожигаемые и другие типы запоминающих ячеек;


-уметь

сформировать структуру вычислительной телекоммуникационной системы;

проектировать и синтезировать функциональные и принципиальные схемы узлов и блоков системы ;

оценивать основные характеристики узлов и блоков ЭВМ.


-иметь представление

о перспективах развития схемотехники телекоммуникационных систем и

цифровых устройств , обеспечивающих передачу и обмен цифровой

информации

3. Объём дисциплины и виды учебной работы


Наименование

По учебным планам (УП)

с максимальной трудоёмкостью

с минимальной трудоёмкостью

Общая трудоёмкость дисциплины







по ГОС

200

200

по УП

204

204
Изучается в семестрах

7

7

Вид итогового контроля по семестрам
















экзамен

7

7

Курсовая работа (КР)

7

7





































Аудиторные занятия:







Всего

68

68

В том числе: лекции (Л)

34

34

Лабораторные работы (ЛР)

34

34










Самостоятельная работа







общий объем часов (С2)

68

68

В том числе на подготовку к лекциям







на подготовку к лабораторным работам

34

34









На выполнение КР

34

34




























4. Содержание дисциплины


Тема

Наименование тем лекционного курса

1. Введение

Схемотехника ЭВМ: основные определения, цели и задачи курса. Современное состояние элементной базы.


2. Классификация ИМС и основные параметры

Классификационные разновидности ИМС. Электрические характеристики элементов: передаточная, входная, выходные..

3. Схемотехника логических элементов.

Схемотехника, характеристики и параметры современных интегральных систем элементов: ТТЛ, ТТЛШ, КМОП.

Базовые элементы ИС. Типы выходных каскадов.

4. Совместная работа цифровых элементов в составе узлов и устройств.

Согласование связей по электрическим и временным параметрам. Организация цепей питания цифровых устройств.

5. Триггерные устройства

Классификация триггерных устройств. Триггеры RS, D, T и J K типов и их разновидности. Логика функционирования, структуры триггеров, временные диаграммы работы.

6.Минимизация и синтез комбинационных схем в различных логических и интегральных базисах .

Комбинационная схема (КС), оценка сложности, минимизация с помощью карт Карно. Синтез КС в логическом и интегральном базисе, на мультиплексорах , на дешифраторах , на ПЛМ и ПЗУ.

7. Функциональные узлы последовательстного типа - регистры

Классификация регистров. Параллельные, последовательные, параллельно-последовательные, универсальные регистры. в. Применение регистров в качестве приемопередатчиков

8. Функциональные узлы последовательстного типа – счетчики

Классификация счетчиков. Инкрементирующие и декрементирующие счетчики, предварительная установка счетчиков. Синтез счетчиков с различными модулями счета. Схемотехника и применение ИМС счетчиков. Распределители импульсов. Счетчики Джонсона . Числовые генераторы .

9. Функциональные узлы комбинационного типа – дешифраторы, мультиплексоры и т.д.

Классификация комбинационных схем. Дешифраторы: функциональная схема линейного, прямоугольного и пирамидального дешифратора . Шифраторы: функция, схемы включения. Мультиплексоры: схемы включения для реализации КС . Цифровые компараторы: логическая функция .

10. Функциональные узлы комбинационного типа – сумматоры

Сумматоры: логическая функция, схемотехника. Многорязрядные сумматоры: последовательный, параллельно-последовательный, параллельный..

11. Схемотехника запоминающих устройств.

Классификация запоминающих устройств.

Оперативные запоминающие устройства статистического

типа ( SRAM ) на базе ТТЛШ, ОЗУ динамического типа (DRAM). Структуры, схемотехника, параметры.

Программируемые постоянные запоминающие устройства (PROM) .F

FLASH: структуры, элементы схемотехники, параметры. .

КЭШ-память: , структуры и особенности применения.

12.Автоматизация логического проектирования цифровых узлов и устройств.

Методика логического проектирования цифровых устройств с применением средств автоматизации. Сопоставление возможностей различных САПР.


Разделы дисциплины и виды занятий и работ



Раздел дисциплины
Л

ЛР

ПЗ

КР
РГР

ДЗ

РФ

С2

1

2

3

4

5

6

7

8

9

10



Введение

*







*















Классификация ИМС и основные параметры

*







*















Микросхемотехника логических элементов

*

*




*















Совместная работа цифровых элементов в составе узлов и устройств

*







*















Триггерные устройства

*

*




*















Комбинационные схемы : формы представления , минимизация и синтезсхемах

*

*




*















Функциональные узлы последовательстного типа – регистры

*

*




*















Функциональные узлы последовательстного типа – счетчики

*

*




*















Функциональные узлы комбинационного типа – дешифраторы, мультиплексоры и т.д.

*

*




*















Функциональные узлы комбинационного типа – сумматоры и т.д.

*

*




*















Матричные умножители.










*















БИС и СБИС с программируемой структурой.

*







*















Схемотехника запоминающих устройств.

*







*















Автоматизация функционально-логического проектирования цифровых узлов и устройств.

*

*




*













5. Лабораторный практикум


  1. Элемент Шеффера с простым инвертором

Задание: ознакомиться с логикой работы, изучить принцип действия схемы, освоить методику определения основных характеристик, статических параметров элемента.

Исполнение: собрать ТТЛ элемент в Electronic Workbench, согласно заданным параметрам резисторов и типам транзисторов и диодов , используемых в схеме. Собрать схему испытаний в Electronic Workbench . Снять входные и выходные статические и динамические экспериментальные характеристики.

Оснастка: компьютер и ПО Electronic Workbench

Оценка: Отчет должен содержать : принципиальную электрическую схему

ЛЭ и схему ее испытания , синтезируемую с помощью Electronic Workbench, заданные параметры , теоретические расчетные характеристики, а также входные и выходные характеристики , полученные с помощью Electronic Workbench и временные диаграммы и характеристики .

отображающие работу схемы в статическом и динамическом режимах.

Время выполнения работы: 6 часов.


  1. Элемент Шеффера со сложным инвертором.

Задание: ознакомиться с логикой работы, изучить принцип действия схемы, освоить методику определения основных характеристик статических и динамических параметров и элемента Шеффера

Исполнение: собрать ТТЛ элемент в Electronic Workbench, согласно заданным параметрам резисторов и типам транзисторов и диодов , используемых в базовом элементе , собрать схему испытаний ТТЛ-элемента в Electronic Workbench, снять входные и выходные статические и динамические экспериментальные характеристики.

Оснастка: компьютер и ПО Electronic Workbench

Исполнение: расчет сопротивлений резисторов, представитьТТЛ элемент с расчетными значениями резисторов и типов диодов и тразисторов и теоретические характеристики работы , исследуемого элемента . С помощью Electronic Workbench, снять статические и динамические характеристики работы ЛЭ.

Оценка: Отчет должен содержать: заданные параметры, расчет сопротивлений, характеристики работы схемы в статическом и динамическом режимах : краткий анализ результатов , выполненной работы , а также достоинство и недостатки схемы.

Время выполнения работы: 2 часа.


  1. Синхронные двухступенчатые триггеры



Время выполнения работы: 4 часа.


  1. Синтез статико-динамических триггеров

Задание: изучение структуры, особенностей и способов синтеза статико-динамических триггеров.

Исполнение: согласно варианту, синтезировать статико-динамический триггер, произвести анализ его работы .

Оценка: Отчет должен содержать: исходные данные - таблицу переходов синтезируемого триггера, таблицу состояний триггера - таблицу функций возбуждения синтезируемого триггера, карты Карно для функций φ1, φ2; схему статико-динамического триггера, временную диаграмму работы статико-динамического триггера.

Время выполнения работы: 2 часа.


  1. Формирователь последовательности импульсов на основе мультиплексора

Задание: изучение принципа работы мультиплексора, приобретение практических навыков по синтезу комбинационных схем на основе мультиплексора.

Исполнение: согласно варианту, спроектировать схему, формирующую заданную последовательность импульсов на основе мультиплексора и схемы с параллельным переносом, произвести анализ ее работы в программных продуктах Xilinx ISE и ModelSim.

Оснастка: программный комплекс Xilinx ISE, симулятор ModelSim, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу истинности синтезируемой функции, схему формирователя последовательности импульсов, временную диаграмму работы формирователя импульсов.

Время выполнения работы: 3 часа.


  1. Синтез счетчика с параллельным переносом

Задание: изучение структуры, освоение методов синтеза и приобретение навыков проектирования, сборки, отладки и исследования счетчиков.

Исполнение: синтезировать схему синхронного счетчика с параллельным переносом, исходя из следующих условий:

  1. Модуль счета – 12

  2. Исключенные состояния - 4, 5, 6, 7.

Произвести анализ ее работы в программных продуктах Xilinx ISE и ModelSim Оснастка: программный комплекс Xilinx ISE, симулятор ModelSim, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу переходов счетчика с параллельным переносом на JK-триггерах, схему параллельного счетчика, временную диаграмму работы параллельного счетчика.

Время выполнения работы: 8 часа.


  1. Шифратор. Дешифратор

Задание: Изучение принципа работы шифраторов и дешифраторов, их структуры, приобретение практических навыков по синтезу шифраторов и дешифраторов.

Исполнение: спроектировать схемы четырехвходового дешифратора и восьмивходового приоритетного шифратора, произвести анализ их работы в программном продукте Xilinx ISE.

Оснастка: программный комплекс Xilinx ISE, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу переходов дешифратора 4→16, функции дешифратора, схему дешифратора 4→16, временную диаграмму работы дешифратора 4→16, таблица переходов шифратора 8→3, функции шифратора, схему приоритетного шифратора, временную диаграмму приоритетного шифратора.

Время выполнения работы: 8 часа.


  1. Сумматор

Задание: изучение принципа работы сумматоров, их структуры, приобретение практических навыков по синтезу сумматоров.

Исполнение: спроектировать схему параллельного сумматора с параллельным переносом, произвести анализ ее работы в программном продукте Xilinx ISE.

Оснастка: программный комплекс Xilinx ISE, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: таблицу переходов одноразрядного сумматора, Функции сумматора, схема одноразрядного сумматора, схему параллельного сумматора с параллельным переносом, временную диаграмму работы сумматора.

Время выполнения работы: 8 часа.


  1. Фазочастотный демодулятор

Задание: Изучение принципа работы фазочастотного демодулятора, его структуры, приобретение практических навыков по синтезу модуляторов.

Исполнение: Составить алгоритм для определения четверти входного сигнала и соответственно символ, кодируемый данным сигналом.

Оснастка: программный комплекс Xilinx ISE, лабораторный стенд ML40x, осциллограф.

Оценка: Отчет должен содержать: алгоритм вычисления четверти, алгоритм работы устройства, блок-схему алгоритма, программу работы устройства на языке VHDL.

Время выполнения работы: 10 часа.


Лабораторные занятия и их взаимосвязь с содержанием лекционного курса




п/п

раздела

Наименование лабораторной работы



2,3,4

Элемент Шеффера с простым инвертором



2,3,4

Элемент Шеффера со сложным инвертором



2,3,4,5,6

Синхронные двухступенчатые триггеры



2,3,4,5,6

Синтез статико-динамических триггеров



2,3,4,5,6,7,9

Формирователь последовательности импульсов на основе мультиплексора



2,3,4,5,6,7,8,9

Синтез счетчика с параллельным переносом



2,3,4,5,6,7,8,9

Шифратор. Дешифратор



2,3,4,5,6,7,8,9,10,11

Сумматор











практические занятия


  1. Синтез и моделирование электронных цифровых схем

Цель работы: изучение интерфейса программы Xilinx ISE и принципов синтеза и моделирования электронных цифровых схем на логических и триггерных элементах. Получение навыков отладки и анализа цифровых схем.

Исполнение: собрать схемы в Xilinx ISE асинхронного (последовательного) и синхронного (параллельного) счетчиков на D-триггерах, смоделировать их работу, построить временные диаграммы и определить все граничные параметры (максимальная тактовая частота).

Оснастка: программный комплекс Xilinx ISE.

Время выполнения работы: 4 часа.


7. Курсовая работа


Курсовая работа по дисциплине « Введение в схемотехнику ЭВМ» является завершающим этапом обучения , которое должно способствовать закреплению, и обобщению полученных знаний, а также системному решению конкретной инженерной задачи функционального и логического проектирования цифровых устройств.

Выполнение курсовоой работы способствовать получению навыков в практическом применений основных положений Единой системы конструкторской документации (ЕСКД), более глубокому пониманию основных терминов и понятий, используемых при проектировании и эксплуатации средств вычислительной тежники в автоматизированных системах передачи и обработки информации в многоканальных телекоммуникационных системах.


Примерные варианты курсовых проектов.


  1. Разработать 12-ти разрядный регистр сдвига вправо на один разряд с дешифратором на выходе. Ввод информации в последовательном и в параллельном кодах через 4-х контактный разъем.

  2. Разработать реверсивный регистр сдвига с установкой в ноль. Ввод информации в параллельном и последовательном кодах. При вводе информации в последовательном коде предусмотреть контроль по модулю 2. Число разрядов – 17, в том числе один контрольный.

  3. Разработать двоичный синхронный счетчик с групповым переносом на 32 разряда. Предусмотреть установку в нуль. Вывод на 8-ми контактный разъем.

  4. Разработать двоично-десятичный счетчик в коде 8-4-2-1. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Размерность 4 декады. Вывод на разъем в десятичном коде, подекадно.

  5. Разработать двоично-десятичный счетчик в коде 5-2-1-1, размерность 4 декады. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

  6. Разработать двоично-десятичный счетчик в коде 4-2-2-1, размерность 4 декады. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

  7. Разработать двоично-десятичный счетчик в коде 3-3-2-1, размерность 5 декад. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

  8. Разработать 16-ти разрядный регистр сдвига вправо на 2 разряда, предусмотреть ввод информации в параллельном коде. Выдача данных через 4-х контактный разъем.

  9. Разработать реверсивный двоичный счетчик (N=31) с параллельной загрузкой информации. Выдача информации через разъем побайтно. 32 разряд – контрольный «по чётности».

  10. Разработать 24-х разрядный регистр сдвига влево на 2 разряда, с параллельным приемом информации. Предусмотреть контроль «по нечётности» при выдаче информации в параллельном коде.

  11. Разработать 16-ти разрядный регистр сдвига вправо на 2 разряда, с вводом информации в параллельном коде через 4-х контактный разъем. На выходе регистра – дешифратор.

  12. Разработать двоичный реверсивный счетчик (N=16), с установкой в нуль, ввод информации в параллельном коде через 4-х контактный разъем. На выходе счетчика – дешифратор.

  13. Разработать двоичный вычитающий счетчик с групповым переносом (N=32). Предусмотреть ввод информации в последовательно-параллельном коде через 8-ми контактный разъем.

  14. Разработать преобразователь параллельного 32-х разрядного двоичного кода в последовательность параллельных байтов для передачи по каналу связи. Каждый байт дополняется контрольным разрядом «по нечетности».

  15. По каналу связи передается 9-ти разрядный параллельный двоичный код, причем 9-й разряд является контрольным «по нечетности». Принять последовательность байтов в 32-х разрядный регистр. Сигнализировать о наличии или отсутствии ошибки.

  16. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном коде 8-4-2-1. Размер регистра – 5 декад. Вывод через 4-х контактный разъем.

  17. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 5-2-1-1. Размер регистра – 4 декады. Вывод через 8-ми контактный разъем.

  18. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 4-2-2-1. Размер регистра – 5 декад. Вывод через 4-х контактный разъем.

  19. Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 3-3-2-1. Размер регистра – 6 декад. Вывод через 8-ми контактный разъем.

  20. Разработать реверсивный 24-х разрядный регистр сдвига. Ввод информации в последовательно-параллельном коде через 4-х контактный разъем. Выдача информации в последовательном «старт-стопном» коде с контролем «по четности».

  21. Разработать двоичный суммирующий счетчик с групповым переносом (N=40). На входе – число-импульсный код. Ввод информации в последовательно-параллельном коде через 8-ми контактный разъем.

  22. Разработать специализированный блок вычисления функции tg(x) в двоично-десятичном коде 8-4-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.


8. Самостоятельная работа
  1   2   3

Похожие:

Программа по кафедре Вычислительной техники iconПрограмма дисциплины по кафедре Вычислительной техники
Утверждена научно-методическим советом университета для направлений подготовки (специальностей) в области «Информатики и вычислительной...
Программа по кафедре Вычислительной техники iconПрограмма дисциплины по кафедре Вычислительной техники
Утверждена научно-методическим советом университета для направлений подготовки (специальностей) в области «Информатики и вычислительной...
Программа по кафедре Вычислительной техники iconПрограмма дисциплины по кафедре Вычислительной техники
Утверждена научно-методическим советом университета для направлений подготовки (специальностей) в области «Информатики и вычислительной...
Программа по кафедре Вычислительной техники iconПрограмма дисциплины по кафедре Вычислительной техники
Охватывает 2 основные темы: Логические основы ца
Программа по кафедре Вычислительной техники iconИстория развития управляющей вычислительной техники см ЭВМ
Одно из основных направлений развития отечественной вычислительной техники связано с Институтом электронных управляющих машин (инэум)....
Программа по кафедре Вычислительной техники iconПрограмма дисциплины по кафедре Вычислительной техники
Охватывает логическую, физическую и программную структуры и функционирование сети, а также элементы, характер и топологию взаимодействия...
Программа по кафедре Вычислительной техники iconПрограмма дисциплины по кафедре Вычислительной техники
Охватывает логическую, физическую и программную структуры и функционирование сети, а также элементы, характер и топологию взаимодействия...
Программа по кафедре Вычислительной техники iconПрограмма дисциплины по кафедре Вычислительной техники
Охватывает логическую, физическую и программную структуры и функционирование сети, а также элементы, характер и топологию взаимодействия...
Программа по кафедре Вычислительной техники iconПрограмма дисциплины по кафедре Вычислительной техники
Охватывает логическую, физическую и программную структуры и функционирование сети, а также элементы, характер и топологию взаимодействия...
Программа по кафедре Вычислительной техники iconПрограмма дисциплины по кафедре Вычислительной техники Теория электрической связи
Утверждена научно-методическим советом университета для направления подготовки (специальностей) 210400 «Телекоммуникации»
Разместите кнопку на своём сайте:
Библиотека


База данных защищена авторским правом ©lib.znate.ru 2014
обратиться к администрации
Библиотека
Главная страница